La compañía tecnológica Samsung ha presentado en la FMS 2026 una serie de innovaciones en el ámbito de las soluciones de memoria y almacenamiento diseñadas para transformar el rendimiento de los sistemas de inteligencia artificial. Las novedades tecnológicas abarcan desde una modificación radical en la disposición de la memoria de alto ancho de banda hasta el desarrollo de una nueva arquitectura flash que supera las cuatro centenares de capas físicas.
En primer lugar, la corporación ha dado a conocer el proyecto zHBM, una propuesta tecnológica orientada a modificar la ubicación tradicional de la memoria de alto ancho de banda en los aceleradores de inteligencia artificial. En los diseños convencionales, la memoria HBM se sitúa de manera horizontal junto al procesador mediante un encapsulado avanzado. Con la tecnología zHBM, la memoria se coloca en una posición vertical directamente encima del chip de inteligencia artificial, lo que acorta la distancia que deben recorrer los datos entre ambos componentes.
La empresa ha señalado que un sistema de interfaz equipado con zHBM podría alcanzar aproximadamente ocho veces el rendimiento ofrecido por HBM5, un incremento que resulta de la integración tridimensional compacta entre el procesador, la interfaz y la propia memoria. Adicionalmente, esta arquitectura promete multiplicar por diez la densidad de memoria en comparación con HBM5 gracias a técnicas de unión de nueva generación. El diseño también contempla triplicar la eficiencia energética y disminuir la resistencia térmica en un porcentaje superior al cincuenta por ciento, un aspecto fundamental para disipar el calor generado por un acelerador de gran consumo. Entre el procesador y la memoria se integraría una capa intermedia destinada a incorporar propiedad intelectual personalizada para ajustarse a los requerimientos específicos de cada cliente. No obstante, por el momento zHBM se mantiene como un modelo conceptual y la firma no ha especificado plazos para su comercialización.
Por otro lado, la compañía ha desvelado la memoria flash V10 BV-NAND, la primera de la marca basada en la arquitectura Bonding V-NAND. Este desarrollo se fundamenta en la unión de obleas para rebasar la barrera de las 400 capas sin afrontar los impedimentos físicos de la memoria NAND convencional. Como consecuencia de este avance, la densidad experimenta un incremento cercano al 58 por ciento frente a la anterior generación V9, junto con optimizaciones en las velocidades de lectura, escritura, rendimiento de entrada y salida y eficiencia energética, aunque todavía no se han divulgado datos sobre la capacidad de cada die, la velocidad de interfaz o el inicio de la producción masiva.
Este conjunto de novedades forma parte de una estrategia integral para el desarrollo de infraestructuras destinadas a la inteligencia artificial. Dicha planificación contempla asimismo tecnologías como HBM4E, HBM5, LPDDR5X-PIM y el componente zNAND-O, concebido como una memoria NAND tridimensional de baja latencia orientada a la inteligencia artificial en el extremo o Edge AI, la cual contará con variantes de cuatro y ocho capas. Con estas presentaciones, el fabricante surcoreano redefine las directrices técnicas para la integración de memorias avanzadas en entornos de computación de alta potencia.
